1. Họ và tên nghiên cứu sinh: Đỗ Hồng Minh

2. Giới tính: Nam

3. Ngày sinh: 16/8/1979

4. Nơi sinh: Bắc Giang

5. Quyết định công nhận nghiên cứu sinh số: 1118/QĐ-CTSV ngày 18 tháng 12 năm 2012

6. Các thay đổi trong quá trình đào tạo: Đổi tên luận án

7. Tên đề tài luận án: Nghiên cứu đặc trưng sắt điện của màng micro/nano BLT, PZT chế tạo bằng phương pháp dung dịch định hướng ứng dụng cho bộ nhớ sắt điện

8. Chuyên ngành: Vật liệu và linh kiện nano       

9. Mã số: 944012801QTD

10. Cán bộ hướng dẫn khoa học:   TS. Bùi Nguyên Quốc Trình;  PSG. TS. Phạm Đức Thắng

11. Tóm tắt các kết quả mới của luận án:

Bằng phương pháp dung dịch, đã chế tạo thành công các màng mỏng sắt điện (PZT, BLT), màng mỏng làm điện cực (LNO, Pt), màng mỏng làm kênh dẫn (ITO) với chất lượng màng tốt, không nứt gãy, độ lặp lại cao. Khảo sát một cách có hệ thống sự ảnh hưởng của chiều dày, nhiệt độ ủ và phương pháp ủ đến tính chất của từng lớp màng đó. Khảo sát ảnh hưởng của các lớp màng mỏng điện cực, màng mỏng kênh dẫn và các loại đế đến tính chất sắt điện của các màng mỏng sắt điện PZT.

Thiết kế, chế tạo và khảo sát hoạt động của các bộ nhớ sắt điện FGT trên các loại đế SiO₂/Si, pc-STO, sc-STO(111), thuỷ tinh với kích thước micro mét. Các đặc của bộ nhớ sắt điện (trưng lối ra, đặc trưng dòng thế, đặc trưng I_D-V_G, tỉ số dòng đóng mở…) đã được khảo sát. Kết quả cho thấy bộ nhớ sắt điện chế tạo trên đế sc-STO(111) có nhiều ưu điểm như cửa sổ ô nhớ nhỏ (khoảng 2V), tỉ số dòng đóng/mở lớn (10⁶), dòng đóng nhỏ hơn 10^-8 A, dòng mở bão hòa lớn (~ 4,6 mA).

Trong nghiên cứu này, một kỹ thuật mới đã được thực hiện để chế tạo các bộ nhớ sắt điện có kích thước dưới 100 nm, có chiều dài kênh được xác định là 30, 50 và 100 nm, dựa trên phương pháp in litô chùm tia điện tử (EB), với sự hỗ trợ của kỹ thuật ăn mòn khô và tro hóa. Công nghệ này sẽ làm giảm kích thước, tăng mật độ nhớ của các bộ nhớ, thậm chí còn vài nano mét. Với kỹ thuật mới, tính chất của bộ nhớ sắt điện (kích thước dưới 100nm) chế tạo được có thể so sánh với tính chất của các bộ nhớ sắt điện có kích thước micro mét. Đặc biệt, tỷ lệ dòng đóng/mở khoảng 10⁴-10⁵, cửa sổ bộ nhớ là 2.0, 1.8 và 1.7 V, và độ linh động hạt tải là 0.12, 0.07 và 0.16 cm2V-1s-1 cho LDS là 100, 50 và 30 nm tương ứng.

12. Khả năng ứng dụng trong thực tiễn: Đang tiếp tục nghiên cứu.

13. Những hướng nghiên cứu tiếp theo: Nghiên cứu và phát triển các bộ nhớ kích thước nano mét có khả năng ứng dụng vào thực tiễn.

14. Các công trình đã công bố có liên quan đến luận án: ...........

1.   D. H. Minh, N. V. Loi, N. H. Duc, B. N. Q. Trinh, (2016) “Low-temperature PZT thin-film ferroelectric memories fabricated on SiO2/Si and glass substrates”, Journal of Science: Advanced Materials and Devices 1, pp. 75-79.

2.   T. V. Dung, H. Ha, H. T. T. Tam, V. T. Dung, N. V. Dung, D. H. Minh, V. T. H. Trang, N. Q. Hoa, B. N. Q. Trinh, (2016) “Investigation of structural and ferroelectric properties of Bi_3.25La_0.75Ti₃O₁₂ thin film”, Journal of Science and Technology 54 (1A), pp. 80-87.

3.   T. V. Dũng, V. T. H. Trang, V. T. Dung, N. V. Dũng, N. T. Bình, N. T. T. Thủy, N. Q. Hòa, Đ. H. Minh, B. N. Q. Trình,  (2015) “Khảo sát chế tạo màng mỏng nano LaNiO₃ trên lá nhôm  thay thế đế Si trong tích hợp tụ điện sắt điện”, Tuyển tập Hội nghị Vật lí kỹ thuật và Ứng dụng toàn quốc lần thứ IV, tr. 289-295.

4.   D. H. Minh, B. N. Q. Trinh, (2015) “Sub-100nm Ferroelectric-gate Thin-Film Transistor with Low-temperature PZT Fabricated on SiO2/Si Substrate”,  Ferroelectrics Letters, 42 (1), pp. 65–74

5.   D. H. Minh, V. T. H. Trang, B. N. Q. Trinh, (2014) “Huge on-Current Ferroelectric-Gate Thin Film Transistor with Solution-Processed Indium Tin Oxide Channel”, Journal of Mathematics - Physics, 30 (1), pp. 16-23.

6.   D. H. Minh, N. Q. Hoa, N. H. Tiep, N. N. Dinh and B. N. Q. Trinh, (2014), “Low-temperature PZT thin film ferroelectric memories fabricated on a glass substrate”, Proc. Of the meeting on Ferroelectric Materials and theirs Application (FMA31), Kyoto, Japan, pp. 75-76

7.   B. N. Q. Trinh, D. H. Minh, and T. Shimoda, (2013) “Thin-film Transistor Fabricated by a Precise Alignment Nano-imprinting Lithography and Physical Dry-etching Method”, Proc. of 4^th International Workshop on Nanotechnology and Application (IWNA-2013), pp.743-745.